Broadcom 和 Marvell 正在主导 AI 数据中心平台的核心叙事

Broadcom 和 Marvell 是 custom ASIC 领域的两家主导公司。

Custom ASIC 是 semiconductors 中增长最快的细分领域之一。之所以这很重要，或者说我想在这里强调的要点是，

Moore’s Law 在 28nm 工艺节点之后已经逐渐失效，这意味着芯片面积缩小不再能带来更高的 transistor 密度、更强的计算能力、更低的功耗，或通过更高的 0/1 切换频率获得更快的计算速度。

在今天的 3 nm 和 2 nm 节点上，单个 wafer 的设计和 tape-out 成本超过 $500 million，而整个行业的经济结构无疑将被重组。

它将如何被重组？

如果你是 Google，而且你每年在与 TPU training 和 inference 相关的电力和折旧成本上花费超过 $50 billion，那么一颗可将 token inference 成本削减 30% 的定制芯片，意味着可观的节省。

在过去五年里，Hyperscaler 的 capital expenditures 中越来越大的一部分流向了自研芯片，而市场上现成 Nvidia GPUs 的美元边际增长则逐渐停滞。Google TPU v7、AWS Trainium 2 和 Trainium 3、Microsoft Maia 100 和 Maia 200、Meta MTIA，以及 Apple’s in-house AI server chip 已在 2026 年得到正式确认。

在全球范围内，真正有能力承担 hyperscaler 规模 ASIC co-design 工作的公司实际上只有两家：Broadcom 和 Marvell。根据 Tom's Hardware 的行业研究，这两家公司合计占据了 hyperscaler 定制 AI 加速器 co-design 市场约 95% 的份额。

这 95% 的集中度意味着：在未来五到十年里，在 hyperscaler 部署的所有 AI capital expenditures 中，几乎每一款内部 XPU 的诞生都将不可避免地经过这两家公司之一之手。

custom ASIC 的崛起不是一个商业故事；它是一场在物理学触及极限之后被迫存在的经济重构

客户集中度高

第一，custom ASIC 的客户高度集中在少数头部 hyperscaler。

1974 年，Dennard 在 IBM Research 提出了一个 scaling 定律，发现当芯片缩小时，性能可以提升，而功耗保持不变。

但到了 90nm 节点，由物理常数所施加的严重 leakage 问题阻止了电压继续按比例下降，从而导致功率密度激增。这就是 CPU 主频在 2005 年左右停止增长的物理原因，也是后来多核架构兴起的起点。

从 28nm 开始，每个 transistor 的成本不再下降；相反，它开始上升，导致制造和设计成本大幅增加。

如今，3nm tape-out 的成本高达 $500 million，而 2nm 更接近 $1 billion。如此高昂的固定成本意味着，只有那些每年消耗数百万芯片的顶级 data center 巨头，才能通过超大产量来摊销这些成本。

根据 TSMC 和行业路线图，工艺技术预计将在大约 2030 年达到 A10，也就是 1nm 节点，届时物理 transistor scaling 将走到尽头。计算能力的提升将完全依赖 packaging、interconnect 和架构创新，这正是未来十年 custom ASIC 垄断地位最大的结构性机会。

Moore’s Law 的减弱改变了资本结构

第二，Moore’s Law 的失效改变了资本结构。过去，从 TSMC N5 到 N3，transistor 密度增加了 1.6 倍，而 wafer 成本只增加了 18%，每个 transistor 的成本下降了 25%。

当 N3 转向 N2 时，密度只能改善 1.15 倍，但由于工艺复杂度上升，wafer 成本增加了 50%，而每个 transistor 的成本反而上升了 30%。

因此，反直觉地，先进工艺节点不再让芯片更便宜；相反，它们是用更昂贵的 transistor 来执行只有在最先进节点上才能实现的绝对 compute 任务。

像 smartwatch 这类对成本敏感的低端 SoCs 仍将停留在 N16/N7 等旧节点，而那些对硬性 compute 要求高且愿意支付高溢价的顶级 AI 加速器则必须使用 N3 甚至 N2。

Broadcom’s TPU v6e Trillium for Google 位于 N3 节点，TPU v7 Ironwood 位于 N3，下一代 TPU 则转向 N2。

Meta’s MTIA T-V1 for Meta 位于 N5 节点，而 MTIA T-V2 提升到 N3。

OpenAI 的首款内部 inference 芯片已确认采用 N3，第二代则直接跃升至 N2。

Apple 的 AI server chip 直接从 N2 起步。

Marvell’s Trainium 2 for AWS 位于 N5 节点，而 Trainium 3 提升到 N3。MRVL’s Maia 100 for Microsoft 位于 N5，Maia 200 位于 N3。

所有下一代 hyperscaler 旗舰 XPU 都正在进入 N3-to-N2 的过渡窗口。

这一窗口大致覆盖 2026 到 2028 年，恰好与 Broadcom 指引的 FY27 超过 $100 billion 的 AI 营收目标相吻合，也与 Marvell 从 FY27 约 $8 billion 的 data center 营收推进到 FY29 近 $20 billion 的隐含路线图相吻合。

Backside power delivery 和 High-NA EUV

在未来五年里，行业有两个关键技术方向：backside power delivery 和 High-NA EUV。

其中，High-NA EUV 是由 ASML 领衔的下一代 lithography 技术。当 AI 芯片缩小到相当于约 1.4 nm 时，每单位面积的 transistor 密度可比 2nm 再提升 1.3 倍以上，这相当于单颗芯片 compute 的又一次升级。

如果部署被推迟，整个行业将被迫更早转向更激进的 packaging 方案和系统级架构创新来提升 compute。

High-NA EUV 可能会延迟 12 到 18 个月，因为 mask、resist 材料以及 metrology 工具都需要重新适配，这对 Broadcom、Marvell 的 chip design 以及 TSMC 都有利。

系统级集成正在取代 transistor scaling，成为 compute 增长的新引擎

2010年，封装成本约占芯片总成本的5%到8%；到2020年，这一比例已经上升到12%到15%；而到2026年，对于旗舰 AI 加速器，封装成本总体上已经超过30%，某些极端设计接近40%。

原因在于，封装已经成为同时决定芯片性能上限和供给能力的关键瓶颈。

首先，为了澄清概念：wafer 是原材料，bare die 是半成品，而已经封装并测试过的 chip 才是最终产品。

第一，mask 限制在物理层面将单 die 面积约束在 858 平方毫米左右，因此 AI 芯片正从越来越大的 single die 转向多 die 集成。

第二是 memory wall 问题。一颗单芯片能够支持的 HBM stack 数量，受限于沿着 die 边缘能够排下多少个 HBM 接口。为了继续提升带宽，HBM 必须在物理上更接近 logic die，并通过宽而高速的接口直接连接。

第三，interconnect 的能耗已经超过了计算能耗，使得集成封装成为唯一可行的技术路径。

因此，谁掌控先进封装，谁就掌控 AI 加速器的实际交付上限。答案是 TSMC。

CoWoS 是 TSMC 于2011年推出的 2.5D 封装平台。它的基本结构有三层：最底层是 organic substrate，中间层是 silicon interposer，最上层则是 logic dies 和 HBM dies。

CoWoS 刚推出时，主要服务于高端 GPU 和 FPGA。它在2016年进入大众 AI 加速器市场，并自2022年以来成为 hyperscaler 旗舰 XPU 的标准。

在过去几十年里，工艺越先进，晶体管越小，芯片上的晶体管越多，性能越强，功耗越低。客户愿意持续转向先进节点，因为这不仅是一次技术升级，也是一次经济升级。

但这种逻辑从 3nm 向 2nm 过渡时开始改变。这正是我们当前正在经历的节点。

也就是说，前面提到的 Moore’s Law 失效，改变了资本结构。

先进工艺成本体系的第一层是 NRE，或 non-recurring engineering cost，即一次性技术开发成本，包括架构定义、IP 授权、RTL 设计、验证、物理设计、时序收敛、功耗优化、封装协同设计、测试规划、EDA 工具费用，以及更多。

第二层是 tape-out 和 masks。节点越先进，masks 越复杂，EUV 层数越多，试错成本也越高。芯片设计完成后，必须交给 foundry 进行试产，即 tape-out。一次失败 tape-out 的损失非常大，包括6到9个月的产品窗口、客户导入时点、TSMC 的产能规划、HBM 采购节奏以及封装资源分配等诸多因素。

第三层是 wafer 成本和 yield。

在 2nm 的早期量产阶段，单个 die 的成本可能会明显高于 3nm。

因此，2nm 是行业的转折点

对 hyperscalers 来说，生成、处理或理解每个 token 的总成本更重要。

在相同功耗下，芯片能否运行更多 inference？在同一个 rack 里，芯片能否带来更高的计算密度？在相同的电费和折旧支出下，它能否服务更多用户请求？它能否降低每百万 token 的 inference 成本？它能否改善 AI 产品的毛利率？

只要 workload 足够稳定、规模足够大，定制芯片在生命周期成本上就可能优于通用方案。

因此，custom ASIC 的崛起并不是因为客户突然喜欢自研；而是因为先进节点太贵，通用 GPU 太贵，而 AI 的 inference 和 training 规模又太大。

Broadcom 和 Marvell 的价值在于复杂度管理

Broadcom 和 Marvell 提供了一整套复杂度管理能力，包括现成的 IP 库、SerDes、PHY、interconnect、封装协同设计、TSMC 工艺经验、yield 提升经验、大规模量产测试经验，以及通过与 hyperscalers 长期合作积累起来的系统级理解。

换句话说，2nm 工艺越复杂，客户就越需要外部协同设计伙伴。先进工艺成本越高，试错成本就越大，而 Broadcom 和 Marvell 的价值也就越高。

这里需要引入两个概念。

Design-Technology Co-Optimization (DTCO)。在工艺开发阶段，芯片设计参与同步定义 standard cells、SRAM、design rules、power paths 和 timing models。

System-Technology Co-Optimization (STCO)。AI 芯片优化必须同时考虑 logic die、HBM、CoWoS、substrate、optical interconnect、rack network、电源和散热。

工艺越复杂，客户就越需要经验丰富的外部协同设计伙伴。这两个概念解释了为什么 AVGO 和 MRVL 的护城河越来越深。

Broadcom 和 Marvell 本质上是在出售复杂度保险。客户支付的不只是设计费用，还支付额外溢价，以降低项目失败概率、缩短量产导入时间、提高 yield 确定性，并增强供应链协同。

Broadcom 的优势在于系统完整性更强、ASIC 协同设计能力、switching chips、SerDes、PHY、Ethernet、封装经验，以及更大的客户群。

更重要的是，Broadcom 还有强劲的软件现金流，使公司在资本市场上看起来像一个 AI semiconductors + infrastructure software cash flow 的混合平台。

Marvell 的优势在于其 AI 数据中心业务更纯粹，而且其在光互连、DSP、PAM4、数据中心 networking 以及定制 silicon 项目中的重要性正在不断上升。

Marvell 的多元化程度不如 Broadcom，也没有像 VMware 那样来自软件的现金流支持。但正因为更“纯粹”，一旦来自 AWS、Microsoft 和其他大客户的大项目成功 ramp，收入杠杆会更加明显。

接下来最关键的问题是，

AI 资本开支从通用 GPU 转向定制 ASIC 的趋势是否会持续。如果会，那么 Broadcom 和 Marvell 不再只是传统芯片设计服务提供商，而是 hyperscaler 自建计算系统中的核心基础设施供应商。

但如果 2nm 成本过高，而客户放慢转型进程，Broadcom 和 Marvell 的收入确认就会被推迟。如果 Nvidia 提供半定制解决方案，Broadcom 和 Marvell 的长期利润率也需要重新评估。

Nvidia 已对 Marvell 进行战略投资，因此 Broadcom 实际上必须直接与 Nvidia 正面竞争。

hyperscaler 自建 ASIC 的必要性

hyperscaler 自建 ASIC 只有在 AI 工作负载足够大、足够稳定、且足够可预测时才有意义，才能把一部分 AI workload 从通用 GPU 转向定制 ASIC，用更低的单位成本服务于其自身业务，而不是去替代 Nvidia。

Nvidia 的 GPU 在通用性、软件生态、开发者生态，以及训练 frontier 模型的灵活性方面具有优势。对于新的模型、新的算法、新的 framework 和新的 operator，GPU 仍然是最安全、最快、最通用的选择。

但一旦 AI 服务进入大规模商业化阶段，成本结构就会变化，推理将取代训练成为主导 workload。

大规模推理、recommendation、广告排序、搜索、语音、翻译、图像生成、代码补全，以及类似的 AI workload，当它们达到超大规模且模式稳定时，就非常适合定制化。

Google 是最早的实践者，也是第一个证明自建 ASIC 可以成为长期平台而非单一项目的公司。

TPU 面向其自身生态中的 AI workload 进行设计，从搜索、广告、翻译和推荐，到 Gemini 和 Google Cloud AI，成为 Google AI 的核心组成部分之一。

Google 是 Broadcom 的典型客户，具有清晰的长期路线图、稳定的芯片世代，以及对高端 interconnect 和系统协同优化的极高要求。

AWS 是云基础设施提供商。因此，AWS 的 Trainium 和 Inferentia 被设计用来为云客户提供更便宜、更可控、且更有价值的 AI 计算能力。

Microsoft 的需求集中在 Azure OpenAI、GitHub Copilot、Microsoft 365 Copilot、Bing、Windows AI，以及企业 AI 服务上。其自建 Maia 不仅旨在降本，也是基础设施选择，使 AI 能够迁移到更可控的内部芯片上，降低长期成本并提升供应链韧性。

Meta 的 MTIA 需求也类似，服务于 recommendation、广告排序、内容分发和 social graph 系统。

深入了解 Broadcom $AVGO

Broadcom 的业务主要分为四大板块，

1) 定制 AI 加速器；

2) AI 数据中心中的 switching 芯片、Ethernet、NIC 和 fabric；

3) 高速 I/O 能力，如 SerDes、PHY、CPO 和光互连；

4) 通过 VMware 收购而来的软件业务板块。

这正是 Broadcom 与许多其他 AI 半导体公司之间最大的不同。许多公司只有单一业务层，要么是 GPU，要么是 HBM，要么是光模块。Broadcom 同时位于 AI 数据中心的多个关键节点。

Broadcom 的业务通过持续并购、整合、削减非核心成本、保留高利润率产品线，以及提升现金流转换而建立起来，形成了一种非常鲜明的资本配置模式。其底层逻辑具有很高的一致性。

无线芯片、宽带芯片、企业存储、网络 switching、SerDes、ASIC 和 VMware 软件都具有共同特征：客户转换成本高、设计周期长、生命周期长、进入壁垒高，以及高毛利率和强现金流质量。

因此，Broadcom 不是那种以创新驱动的传统半导体公司；它是一家擅长运营复杂资产、把复杂产品线转化为长期现金流资产的公司。

hyperscaler 定制 AI ASIC 也是一个极其复杂、转换成本极高、生命周期极长的业务。一旦客户选择 Broadcom 来共同开发某一代 AI 加速器，这种关系不会只在一颗芯片之后就结束。

而且 ASIC 并不是为每个客户从零开始完全重新开发。客户需要的是针对不同 AI workload 的调整，例如 Google 的 TPU、Meta 的 MTIA、OpenAI 的推理芯片，以及 Apple 的 private-cloud AI 芯片；需求都不同。

但 Broadcom 可以复用 SerDes、PHY、die-to-die 协同、封装经验、测试流程，以及底层量产方法。

一颗 hyperscaler 规模的 AI ASIC 至少包含六个关键模块，

1) 计算矩阵；

2) 芯片上的 SRAM 和 cache；

3) HBM；

4) interconnect 模块；

5) SerDes / PHY；

6) 电源管理及其他相关模块。

SerDes 必须确保在极高数据速率下的信号完整性、功耗、bit 错误率和可靠性。其积累周期通常以年为单位，无法在短期内仅靠增加人手迅速复制。

芯片之间、服务器之间、rack 之间以及数据中心之间的数据传输，决定了整个 AI 数据中心集群的利用率。

Broadcom 在这一领域几乎处于垄断地位。

Tomahawk 交换芯片系列主导着 AI 数据中心的高速骨干网络，而单颗 Tomahawk 5 芯片的吞吐量达到 51.2 Tbps，专为超高带宽场景设计。

Jericho 系列则专注于处理 AI 训练中常见的“microbursts”。通过硬件级流量控制机制，它消除了电路逻辑层级的缓冲区溢出，并在物理层实现无损传输，而不是依赖后续的软件协议重传。

目前，在基于 Ethernet 的 AI 数据中心网络中，Broadcom 的商用交换芯片占据绝对主导地位。真正的唯一对手是 Nvidia 的 InfiniBand 方案，但除 Nvidia 自身之外，整个行业都在大力推动 Ethernet 替代路线。

SerDes / PHY / optical interconnect：Broadcom 基础 I/O 定价能力的核心

交换芯片决定了 AI 数据中心内部的数据调度能力，而 SerDes、PHY 和 optical interconnect 则决定了数据能否在更大规模的集群之间，以足够低的功耗、足够高的可靠性和足够大的带宽稳定流动。

SerDes 是 serializer / deserializer 的缩写。它的作用是将芯片内部的并行数据转换为高速串行信号进行传输，然后在另一端再转换回来。

因为 AI 集群越大，数据移动就越重要。任何跨芯片、跨板卡、跨交换机和跨机架的通信都要经过高速 I/O。速度越高，信号完整性、功耗、散热和 bit error rate 就越会成为问题。

这也是为什么高端 SerDes 是模拟和 mixed-signal 设计中最困难的领域之一。高端 SerDes 需要多年的产品迭代、硅验证、与客户的现场调试、封装协同设计，以及系统级问题定位。

如果某个 hyperscaler 只想做一颗芯片，可能有很多设计服务供应商可供选择。但如果想把一颗 AI ASIC 打造成一个可以互联、可上架、可跨代迭代，并且与 HBM、CoWoS、交换网络和 optical interconnect 联合优化的系统产品，可选项就会迅速收窄。

这就是 Broadcom 的第二个定价能力来源：基础 I/O IP 的可扩展性与可复用性。

VMware：软件现金流将影响 AI ASIC 估值

VMware 对 Broadcom 的 AI 估值有两个重要影响，

1) 它创造现金流；

2) 它提供了进入企业基础设施的入口。

在收购 VMware 之后，Broadcom 增加了一个高毛利、高质量现金流的软件基础设施业务，形成了一个相对稳定的现金流缓冲区。

这使 Broadcom 变成一个由 AI 半导体增长 + 软件基础设施现金流组成的综合平台。

这并不意味着 VMware 没有风险。Broadcom 收购 VMware 之后，市场也一直在讨论客户迁移、价格压力和生态摩擦。一些企业已经尝试降低对 VMware 的依赖，这说明 VMware 并不是一个没有风险的完美现金流资产。

但从 Hock Tan 的资本配置逻辑来看，VMware 的策略不是最大化客户数量，而是追求高价值、高毛利、产品组合更集中的企业客户。

这与 Broadcom 整合 CA 和 Symantec Enterprise 的方式相符：砍掉低回报业务，保留核心客户，提高订阅渗透率，并改善利润率和现金流转换。

在增长周期中，ASIC 和数据中心业务带来增长杠杆。在下行周期中，VMware 提供现金流缓冲。该现金流反过来又继续支持股息、股票回购、并购整合，以及下一轮对 AI 基础设施的投资。

对 Marvell $MRVL 的深度分析

Marvell 究竟是 Broadcom 之后最有价值的定制硅第二供应商，还是只是一个被 AI 叙事提前拉升的高 beta 周期股？这才是理解 Marvell 的核心问题。

Marvell 和 Broadcom 并不是同一种公司

不能简单地把 Marvell 描述为另一个 Broadcom。

Broadcom 的强项在于平台化。ASIC、AI 数据中心、SerDes / PHY、VMware 软件现金流，以及 Hock Tan 的 M&A 纪律，共同支撑着公司的估值框架。

Marvell 的故事则更聚焦于 AI 数据中心，尤其是 ASIC、optical interconnect、DSP、Ethernet 交换、PCIe retimers、AEC DSP，以及 scale-up、scale-out 和 scale-across 的扩展。

因此，$MRVL 更像是一只 beta 更高的 AI 数据中心基础设施股票。

如果客户项目推进成功，收入杠杆会比 Broadcom 更直接；但如果客户时点延后，或者 optical interconnect 的价格压力加大，股价也会更敏感。

Marvell 的定位：从存储/网络芯片公司转向 AI 数据中心互联平台

十年前，市场主要把 Marvell 看作一家存储控制、企业网络和通信基础设施芯片公司。

在 Matt Murphy 接手后，公司被重新定位为一家数据基础设施半导体公司。

这种定位非常重要。因为 AI 数据中心不仅仅是 GPU，也不仅仅是 ASIC。

在大规模 AI 集群背后，是一整套数据基础设施。计算、存储、网络、光模块、交换芯片、PCIe、retimers、DSP、CPO、NPO、DCI、机架间互联以及数据中心间互联，都是不可或缺的组成部分。

数据中心的需求不仅仅在于计算芯片有多快，而在于数万颗 GPU 或 XPU 是否能够以高利用率、低延迟、低丢包率和可扩展性连接成一个系统。在训练大模型时，数万颗 GPU 或 XPU 需要持续同步参数和梯度。

当推理在大规模上商业化时，系统必须继续以高并发和低延迟服务用户请求。

当 Agentic AI 工作负载出现时，问题变得更加复杂。上下文变得更长，工具调用次数增加，多轮交互增多，模型不再是一个单输入、单输出系统；它会持续读取、调用、返回并重新推理。

这将继续加大数据中心内部以及数据中心之间的互连压力。

因此，Marvell 的机会在于站在数据流动的关键节点上。这也是为什么 Marvell 与 Nvidia 的关系正成为 Nvidia AI 生态系统中一个重要的战略互补。

这就是 Marvell 与 Broadcom 的第一个区别。Broadcom 更像 AI 基础设施中的一个综合平台，而 Marvell 更像 AI 数据中心中的一个连接平台。

Marvell 的 AI 收入并不是单一 ASIC，而是一个数据中心产品组合

Marvell 的 AI 业务可以分为四层，

1) ASICs，指为 hyperscalers 设计的定制 AI 加速器或相关计算芯片；

2) ASIC attach，指围绕客户自研 XPU 所需的连接、控制、I/O 和支持芯片。

3) Optics / DSP，指用于 800G 和 1.6T 光互连的数字信号处理器、PAM4 DSP、coherent DSP、driver、TIA 及相关组件。

4) Switching / Retimer / DCI，指 Ethernet switch 芯片、PCIe retimer、主动线缆 DSP、数据中心互连模块以及类似产品。

在 Marvell 的 FY2027 Q1 财报中，公司明确表示，上调后的营收展望是由多项与 AI 相关的产品推动的：800G 和 1.6T scale-out 光学解决方案、51.2T scale-out Ethernet switch、用于 NPO 和 CPO 的 scale-up 光学解决方案、scale-across 数据中心互连模块，以及 custom ASIC 和 ASIC attach 解决方案。

这里需要解释三个概念，

1) Scale-up 指的是在单台服务器、单个机架，或相对紧密的系统内连接更多加速器，以提升一个计算域内的协同效率。

2) Scale-out 指的是连接更多服务器、更多机架和更多节点，以构建更大的 AI 集群。

3) Scale-across 指的是跨数据中心、跨区域以及跨集群的连接。

总体而言，Marvell 的核心业务就是尽可能深度参与 AI 数据中心的数据流动链条，从 XPU 到光互连，从机架内到机架间，从 scale-up 到 scale-out 再到 scale-across。

Marvell 下注的是，AI 数据中心的瓶颈正从单颗芯片的计算能力转向数据流动能力。只要这一趋势持续，Marvell 就有机会在多个细分领域同时受益。

但反过来，这也解释了为什么市场对 Marvell 的估值争议更加激烈。

ASICs 需要加速，光模块需要升级，DSP 需要维持价值，switch 需要渗透更多 AI 网络，而 retimer 和 DCI 需要跟上数据中心扩张的步伐。若任何一个环节不及预期，市场估值都会受到影响。

因此，问题在于 Marvell 能否把 AI 数据中心的数据流动需求转化为其整个产品组合上的可持续营收增长。如果可以，Marvell 就不仅仅是一家普通的网络芯片公司，而是一个 AI 数据中心连接平台。如果不行，市场将把它重新定价为一只被 AI 叙事提前拉升的高 beta 周期股。

Celestial AI: Marvell 已经买下了 scale-up 光互连的长期价值期权

收购 Celestial AI 是一个值得详细讨论的案例。这笔交易并没有购买短期收入；它购买的是进入系统内部下一代 AI scale-up 互连技术的入场券。

Marvell 于 2026 年 2 月完成了对 Celestial AI 的收购。Celestial AI 的核心资产是 Photonic Fabric 光互连技术，旨在为新一代 AI 和 cloud 数据中心架构提供高带宽、低功耗、紧密集成的连接。

随着单一 AI 系统中的 XPU 数量持续增加，HBM 继续变得更加昂贵，以及并行和专家并行模型变得更加复杂，节点内和机架内的高带宽、低延迟互连将变得越来越重要。

传统电互连将面临功耗、距离和带宽密度方面日益增加的限制。如果光互连能够更早进入系统，它就可能改变 ASIC 集群的架构。

Marvell 也明确表示，Celestial AI 的技术和团队将被整合进 Marvell 的数据中心业务，以增强下一代 AI 系统的端到端连接能力。

Marvell 透露，Celestial AI 的初始收入贡献预计将从 FY2028 下半年开始，并在 FY2028 Q4 达到 $500 million 的年化运行率。到 FY2029 Q4，年化收入预计将翻倍至 $1 billion。与此同时，这笔收购预计每年将增加约 $50 million 的 non-GAAP 运营费用。

Nvidia 对 Marvell 的投资将 ASICs 纳入边界

Nvidia 当然不希望 hyperscaler 的内部 ASIC 完全绕过其系统生态系统。如果客户执意开发自己的芯片，更好的选择是让这些内部 ASIC 连接到 Nvidia 的生态系统，例如 NVLink。

随着 AI inference 的规模扩大，内部 AI 工作负载更加稳定，而数据中心成本压力不断上升，客户无疑会继续推动内部 ASIC 的发展。

因此 Nvidia 推出了 NVLink Fusion，允许第三方在某种程度上接入 Nvidia 的互联网生态系统。即使客户使用 Marvell 提供的 ASIC，他们仍然可以使用 Nvidia 的 interconnect 技术。

Marvell 的理想定位不仅仅是成为 Nvidia 的下游供应商，而是成为多种不同 AI 系统路径所必需的连接层供应商。

因此在过去，市场主要通过与 Broadcom 的对比来看待 MRVL，问题在于 Marvell 能否成为仅次于 Broadcom 的第二大 ASIC 供应商。

现在又多了一层估值逻辑：Marvell 是否能够同时站在 Nvidia 生态系统和 hyperscaler 内部生态系统之间，成为双方都需要的连接平台？

如果可以，它的估值潜力将大于一家纯 ASIC 设计公司，因为它控制着系统连接能力。

Broadcom 与 Marvell 的简要对比

Broadcom 是 ASIC，Marvell 是光互连。这是一个初步结论。它并不错，但过于简单。

Broadcom 更强的地位在于 scale-up / scale-out Ethernet 网络结构，以及交换芯片、SerDes / PHY、网卡和网络平台。

该公司的核心能力是通过高性能网络，将 AI 数据中心中的大量计算节点连接成一个可扩展、可调度且可批量生产的系统。Tomahawk、Jericho、SerDes、PHY、NICs、CPO 和 ASIC 共同构成了 Broadcom 在 AI 数据中心中系统级控制点。

因此 AVGO 的定位更偏向于网络交换矩阵的控制点。

任何建设大规模 AI 集群的人都需要高性能交换芯片、低功耗高速 I/O、拥塞控制、Ethernet 架构以及系统级调优能力。这正是 Broadcom 的优势。

Marvell 更强的地位在于 DSP、PAM4、coherent 光通信、ASIC 周边能力、数据中心之间的互连、silicon photonics，以及在加入 NVLink Fusion 后的半定制 scale-up interconnect。

该公司的核心能力不是像 Broadcom 那样控制整个网络结构，而是尽可能抓住 AI 数据流动链条中的关键连接点。

因此 Marvell 的定位更偏向于数据交换链条中的多个连接点。

Marvell 并不是所有层面都绝对领先，但它参与了多个细分领域，包括 ASIC 周边、光模块内部、数据中心之间的互连、PCIe retimers、主动电缆 DSP、silicon photonic interconnect 以及 scale-up interconnect。公司的收入更多来自 AI 数据迁移过程中对连接芯片持续增长的需求。

而 hyperscaler 的采购哲学通常是：短期内购买最佳方案，中期支持第二供应商，长期推动开放标准，同时按不同 workload 分割供应链。这也是 MRVL 股票可能有更大上行空间的重要原因之一。